Podczas prezentacji w Monachium, AMD ujawniło kilka nowych szczegółów dotyczących nadchodzącego procesora K10 (wcześniej znanego jako K8L), będącego pierwszym monolitycznym czterordzeniowym układem tej firmy.Zintegrowany kontroler pamięci (IMC) będzie mógł adresować pamięć przy użyciu 64-bitowych kanałów (72-bitowych przy wykorzystaniu ECC).

Ma to pozwolić na równoczesny odczyt i zapis danych oraz zwiększenie wydajności przy bardziej złożonym i nieregularnym wykorzystaniu pamięci, które często występuje w środowisku czterordzeniowym. Ta funkcjonalność jest dostępna dla płyt głównych AM2+ i F+, starsze płyty AM2 i F wykorzystują zwykły 128-bitowy tryb dual-channel.

Dzięki rozdzielonemu zarządzaniu energią, IMC może mieć obniżoną częstotliwość zegara niezależnie od rdzeni procesora. To pozwoli też na podkręcanie procesora bez zmian w częstotliwości pamięci. Ponownie, obsługa tej funkcjonalności występuje tylko na platformach Socket AM2+ i F+.

Architektura K10 przewiduje nawet do ośmiu rdzeni, jednak niewiadomo kiedy takie procesory ujrzą światło dzienne. Wiadomo natomiast, że czterordzeniowe K10 będą się grzały tak samo, jak współczesne dwurdzeniowce. Procesory będą wyposażone w czujniki termiczne, co ma zapobiec ewentualnemu przegrzaniu.

W K10 odnajdziemy również współdzieloną pamięć podręczną L3, oraz osobne dla każdego rdzenia pamięci L1 i L2. Dane z pamięci L1 będą mogły być bezpośrednio odczytane, nawet jeśli są w pamięci innego rdzenia. Jeśli dane będą obecne w pamięci L2, K10 będzie mógł je pobrać do pamięci L1 oraz wykasować z L2 równocześnie. Dane oznaczone jako współdzielone w pamięci L3 również będą mogły być przywołane przez każdy ze rdzeni.

W nowym procesorze od AMD będzie można również ustawić osobne taktowanie zegara dla każdego ze rdzeni, co w procesorach K8 czy Core 2 jest niemożliwe.

żródło : DailyTech